LVDS信号的PCB设计和仿真分析

摘要 在传统并行同步数字信号的数位和速率将要达到极限的情况下，开始转向从高速串行信号寻找出路，其中以低压差分信号(LVDS)应用最广泛。文中以基于FPGA设计的高速信号下载器为例，从LVDS的PCB设计，约束设置和信号完整性仿真等多方面研究LVDS信号的实现。关键词 LVDS；PCB设计；信号完整性 LVDS(Low—Voltage Diffential Signaling)是一种低压差分信号，具有传输电压低、抗干扰能力强、时序定位准确等优点，适合高速信号的传输，在航天，军工等领域有广泛的应用。LVDS同时也是一种高速数字信号，因此在PCB(Prined Circuit Board)设计中要更多的考虑反射、过冲、串扰等信号完整性问题。针对以上的问题，只要在进行互连时加以考虑，就可满足高速信号传输的要求。1 LVDS信号约束设置1．1 PCB板的叠层设置 根据TI参考手册，通常的叠层结构为LVDS信号层、电源层、地层和TTL信号层共4层，如图1所示。

本文引用地址：

但在实际设计中，由于叠层设计不可能单独列出多层，对于TTL和LVDS信号的地层也不需要进行分割，这样反而会破坏地层的完整性，因此在保证有完整地的情况下，可以对其他地层TTL和LVDS信号进行分割。总之，在保证地层完整的情况下，让LVDS信号和TTL信号尽量分离，最好是在不同的层进行布线。在文中PCB板的设计中，使用6层叠层结构： TOP-GND1-INNER-POWER-GND2-BOTTOM，其中TOP和BOTTOM层走LVDS信号，INNER和GND2走LVTTL信号，这样既保持了信号的分层，也保持了完整的信号回流路径。1．2 LVDS信号的阻抗控制 差分阻抗的不匹配会产生反射，有10％的阻抗不匹配就会产生5％的反射，所以要根据不同情况进行不同的匹配控制。LVDS信号的差分特性阻抗为100 Ω，对于LVDS信号发射端，采用差分对各自串联精度为1％的50 Ω的电阻进行匹配，在1 vds信号的接收端，采用并联一个精度为1％的100 Ω的电阻进行匹配，这样既保持了信号传输的功率要求，又满足了阻抗控制的要求。在PCB叠层设置时，要注意叠层结构对于特性阻抗的影响。1．3 差分信号对的处理 由于差分对相比于单端，需要两倍的信号线，所以设计的复杂程度也相对提高了，同时差分对具有导致EMI的潜在内因，容易耦合进共模干扰，导致输出EMI问题和相互之间的串扰问题。 针对在PCB板中可能存在的EMI、串扰、地弹等问题，采用不同的处理方式进行消除。1．3．1 EMI(电磁干扰) 采用LVDS信号与其他信号进行分层布线，同时对于LVDS信号使用25mil(1 mil=0．025 4 mm)地线包围，并且每隔一段距离用打孔接到“GND”层。并要求LVDS信号线尽量短一些。在PCB周围要用地覆盖，以保证信号不被辐射干扰。

黑龙江订制工作服

德州定做劳保工服

长春制做职业装